如何比較芯片

半導體的傳統指標在最先進的設計中變得越來越沒有意義。裝入一平方厘米的晶體管數量只有在它們可以被利用的情況下才重要，如果不能為所有晶體管提供足夠的功率，每瓦的性能就無關緊要了。

整個芯片行業的共識是，每個新工藝節點的每個晶體管的成本都在上升，但需要考慮的變量太多，沒有人能確定具體是多少，甚至在所有情況下都是如此。隨著設計越來越針對特定領域進行定制，直接比較幾乎是不可能的。雖然晶體管密度繼續增加，但它不再在每個新節點上翻倍。即使在冗餘比例很高的大規模並行設計中，通過縮小功能獲得的至少一些空間也用於更粗的線路，以防止關鍵數據路徑中的過熱、控制器邏輯或某些可能的特殊功能僅適用於單個應用程序或特定用例。

英特爾副總裁兼產品和設計生態系統支持總經理 Rahul Goyal 表示：“這一切都取決於定制工作負載和定制芯片，以及我們將如何設計它們並針對特定應用對其進行驗證。” “這是一種更針對特定應用的模型，因為它太貴了，無法滿足所有人的需求，並且要為每個應用提供完美的、經過充分驗證的芯片。你真的必須回到用例範式。”

圖 1：特定領域架構的興起。資料來源：AMD/熱芯片 34

每個設計都有獨特的約束，更高級的設計通常有更多的約束。例如，在 5nm 或 3nm 芯片中，僅僅為數十億個緊密封裝的晶體管供電是很困難的。並且根據架構和佈局，熱密度可能太高而無法同時使用它們。但它們可以根據需要動態打開和關閉，這種方法可以防止過熱並延長芯片的預期壽命。

或者，可以在芯片背面佈線以緩解一些擁塞。這增加了製造和包裝的複雜性以及成本。但是選擇最好的方法取決於應用程序，而傳統的指標沒有幫助。

台積電業務發展副總裁 Kevin Zhang 表示：“背面供電已經進行了相當長的一段時間。” “問題仍然是複雜性和收益之間的權衡。我們認為 2nm 可能是合適的集成點。您必須以某種方式將其翻轉以處理另一側，有時您必須減薄晶圓以從另一側建立連接。因此存在機械挑戰，也存在熱挑戰。”

簡而言之，芯片設計正在成為一系列複雜的權衡和實驗，一個尺寸不再適合所有人。它需要在設計流程的早期進行更多的規劃和實驗，在驗證和調試階段進行更多的模擬、仿真和原型設計，並在製造過程中將更多的時間花在各種工藝上——測試、計量、檢查、蝕刻和沈積，通常使用多個相同（或相同類型）設備的插入點。即使將完全相同的設計遷移到下一個工藝節點，也需要在每個級別進行更多的工程設計，以及更多的工藝步驟。並且根據不同市場中芯片的預期壽命，需要在系統的背景下隨著時間的推移查看成本，而不是使用基於晶體管數量、每瓦性能、功耗、交付和由此產生的熱效應是普遍關注的問題，它們影響從設計到製造流程的每一步，從平面規劃到材料。

“當您必須為較低的後端層供電時，事情會變得更加困難，因為您的線路非常細，並且您必須從分佈良好的均勻電網過渡到電路的極其特定部分，”副總裁 David Fried 說Lam Research的計算產品。 “這是我們開始看到很多挑戰的地方。由於我們在過去 20 年中了解了銅後端中的電遷移、應力遷移和 TDDB（時間相關介質擊穿），我們在 M0 和 M1 中創建了相對較厚的襯墊，以便銅可以成功使用用於配電。歸根結底，隨著您的生產線縮小，您最終會在這些較低的後端生產線中使用更多的襯墊和更少的銅。這些線現在主要是襯裡，這些襯裡的阻力要高得多。我們開始看到無襯墊方法的引入，包括超薄襯墊或使用不同金屬的薄屏障。”

十多年來，芯片製造商已經看到了這種轉變。英特爾於 2013 年獲得了鈷互連及其製造方法的專利。從那時起，鈷已被用於從觸點和互連到溝槽襯墊的所有領域，代工廠和大學正在進行更多的實驗，以幫助處理與動態功率密度增加和靜態電流洩漏相關的熱量。

“互連變得越來越重要，”台積電的張說。 “有創新的方法，包括新材料。如果您考慮銅線，則大部分電阻實際上來自阻擋層。可以降低阻擋層電阻的新材料非常非常重要。我們的研發團隊正在積極探索諸如低k材料和氣隙之類的東西，以進一步減少寄生效應。”

在製造過程中很少引入新材料，因為它們需要在大批量製造中得到一致部署和驗證，通常與其他工藝結合使用。工藝工程師仍然對他們在 2000 年遇到的困難感到畏縮，當時他們在 130nm 用銅代替鋁互連。做出這些改變一定有很好的理由，而探索是一個持續的過程。

“鈷具有比銅更高的體電阻，但由於您可以使用更薄的襯墊，您可以將更多的鈷放入插頭或線路中，”弗里德解釋說。 “因此，即使鈷具有更高的體積電阻，您可以將更多的鈷加入生產線這一事實總體上會降低線路或插頭的電阻。您將看到一些新金屬的使用，例如鉬，它開始被更頻繁地使用。不幸的是，這並不是說我們要用其他金屬代替銅那麼簡單。芯片上有特定的插入點，材料的成本——以及材料的集成——在電路效益方面是合理的。”

不同的公司，不同的關注點

這些理由的定義越來越狹隘。在性能規模的高端，最大的數據中心由谷歌、亞馬遜、Meta、百度和阿里巴巴等公司運營，這些公司現在都設計自己的處理器來處理內部開發的算法。在 PC 和智能手機市場，Apple 設計了與軟件緊密集成的處理器，與以前的現成芯片設計相比，它大大延長了電池壽命。 MacBook 電池在兩次充電之間持續 20 小時或更長時間並不罕見，而過去是 5 小時。

但這些指標對每家公司都是獨一無二的，設計和測試這些複雜芯片所需的成本不再孤立地看待。處理器現在被認為是更大系統的戰略部分，它們可能包括各種組件，從 CPU 和 GPU 到 NPU。並非所有這些都需要在 5nm 或 3nm 上開發，也不是所有這些都需要一直使用或用於關鍵功能。

圖 2：隨著時間的推移有效計算的不同指標。資料來源：特斯拉/Hot Chips 34

儘管如此，它們都需要按預期工作，並且傳統上以產量來衡量。但是有一些方法可以在不生產完美芯片的情況下保持良率。可能有足夠的冗餘來抵消錯誤，或者有足夠的彈性來允許它在規範內運行。因此，傳統上可能被認為是糟糕的芯片可能仍然足夠好。

“沒有什麼是完美的，”imec 3D 系統集成項目高級研究員兼主任 Eric Beyne 說。 “有一定程度的故障可以通過某些測試，這不一定是戲劇性的，因為您稍後會在功能測試中發現它們。所以有“足夠好”的測試。並且可以存在冗餘，例如總線接口，它們可以具有用於錯誤編碼的冗餘線路。當然，這是以延遲和復雜性為代價的。你可以將你的接口設計成容錯的，但在某種程度上你會付出代價。這就是這裡的重大權衡。要么是成本，要么一切都如你所願地完美運行。 ”

這並不意味著不適合一種應用的芯片也不能在其他地方使用。“某些市場將需要不同的兼容性門檻，” Onto Innovation軟件產品管理總監 Mike McIntyre 說. “人們多年來一直在構建內存立方體，而那個內存立方體具有一定的性能閾值。但是該性能閾值是由該堆棧中最低的芯片性能設定的。因此，如果您在該堆棧中擁有所有高速內存，它將是一個高速等效的芯片堆棧。但是如果你把一個低速內存芯片放在那裡，整個堆棧就會受到那個芯片的性能的限制。這也發生在系統級別。您是否有進入高性能市場的系統的優質芯片？或者您是否有可以投入一般市場的鮮為人知的芯片質量？因此，它可能是服務器、筆記本電腦和其他一些實用計算系統。 ”

更多選擇，也許太多

關鍵問題是芯片將在何處以及如何使用。

“某些技術適用於某些解決方案或某些問題，”imec 的 Beyne 說。“並不是說他們會無所事事。對於像扇入、扇出和系統級封裝這樣的東西，有一整套有用的技術。這實際上取決於您要解決的問題。如果您考慮手機中的射頻模塊，那些所謂的芯片可能是一個封裝中的 50 個不同組件的集合，但這些組件相對而言很少有連接。所以互連密度低。你不能對 AI 內存邏輯分區做同樣的事情，這是非常不同的。 ”

然而，越來越明顯的是，芯片行業的大部分活動並沒有發生在前沿節點上，這些指標提供了關於晶體管數量或自動功率、性能和麵積/成本優勢的吹噓權利。具有諷刺意味的是，對指標的大多數擔憂都發生在更成熟的節點上，尤其是小芯片和先進封裝，以及可能適用於汽車等應用的芯片。

在包裝方面，有很多可能的組合，以至於指標變成了分佈和概率，而不是固定的數字。Brewer Science首席開發官 Kim Arnold 表示：“先進的包裝不僅可以靈活地打開和關閉事物以使它們融合在一起，而且還可以設計不同的方式使事物融合在一起。 ” “我們的空間將會發生很多變化。現在的問題是，在所有可能的途徑中，哪些將成為贏家，哪些將成為利基市場。 ”

今天很難確定這一點，因為全面的活動如此之多。邊緣的構建以及所有將利用邊緣計算的設備——汽車、工業設備、物聯網設備、智能手機——正在為每個人創造足夠的工作，從前沿到成熟的節點。這在聯華電子與分析師的第二季度財報電話會議中很明顯。“我們相信 28 和 22 [nm] 將是持久的節點，並得到非常多樣化的產品組合基礎的支持，”聯電首席財務官 Qi Don Liu 表示。“在未來幾年，我們預計 28 和 22 的需求將保持強勁，這將受到 Wi-Fi 6、6E、GPON（千兆無源光網絡）領域的網絡以及 OLED 驅動器應用等應用的推動。 ”

因此，雖然聯華電子仍計劃在其產品中添加 finFET，但這並不是當務之急。“我們將繼續在 finFET 上取得進展，但從容量部署的角度來看，目前與其他節點相比，它的優先級確實較低，”聯電總裁 Jason Wang 說。“我們仍在路線圖上放置 14 個，但短期內還沒有大規模的容量部署計劃。 ”

這種方法在 GlobalFoundries 得到了回應，它專注於成熟節點的獨特實現，而不是在設計少得多的最先進節點上將其扼殺。GlobalFoundries 技術、工程和質量高級副總裁 Gregg Bartlett 說：“特別是設計套件是我們的差異化領域。 “因此，即使我們的競爭對手擁有完全相同的晶體管性能，我們也可以通過 PDK 獲得更好的產品，因為我們已經與 EDA 公司集成了功能，或者我們已經使用為我們製造更好產品的元素模擬了矽。作為一個矽或材料的人，我總是想根據晶體管性能、更好的驅動電流、更低的洩漏、更高的溫度兼容性來區分技術。但越來越多，這是關於設計背景或設計意圖。我們投入了大量的 PDK 工作，致力於確保我們客戶所需的 EDA 工具能夠為他們的設計提供信息。”

最後，可以使用小芯片混合和匹配幾乎所有東西。這意味著可以在 3nm 甚至更小的尺寸上創建一個小型邏輯元件，並使用一些現成的或定制的互連方案與同一封裝中的 180nm 小芯片集成。這裡的優勢是三維。這可用於降低各種類型的噪聲、改善散熱和提高良率，這通常會隨著芯片物理尺寸的減小而增加。這甚至允許在某些組件中實現更高的密度，這在過去由於掩模光刻的限制是站不住腳的。

“曲線 ILT能夠實現比傳統OPC更好的工藝窗口，傳統 OPC僅限於曼哈頓 (45°) 形狀，” D2S首席執行官 Aki Fujimura 說。 “面具形狀曾經受到限制，實際上是曼哈頓形狀，因為面具是用 VSB（可變形狀電子束）寫入器編寫的。每個技術節點都變得越來越難，即使是 EUV，也越來越難以使晶圓形狀在製造變化中盡可能統一。大約 20 年來，通過在面罩上使用曲線形狀可以實現最佳均勻性，這一點已經確立。”

但是哪些指標適用於這種方法？

結論

雖然芯片製造商和系統公司仍需證明其指標的合理性，但真正的價值要復雜得多，而且要針對特定領域。 I/O 的速度對於拖拉機上的傳感器可能無關緊要，但對於與基礎設施或附近汽車連接的汽車中的芯片可能至關重要。同樣，處理速度在用於手機內流式傳輸視頻的芯片中可能不太相關，但它們對於檢測高超音速導彈的航向至關重要。

這引發了消費者在未來將如何區分設備的問題，並為系統公司如何將各個部分組合在一起的一系列可能選項打開了大門。但至少在短期內，可能會有更多的混亂。過去 50 年來一直定義芯片架構的指標變得越來越不相關，而真正重要的指標可能過於復雜而無法解釋。